wieso ist A7 low waehrend eines DRAM refresh?

[zilog]

ich habe gelesen, dass waehrend eines DRAM refresh cycle (T3 T4 eines M1 cycles) A7 des Adressbusses low gehalten wird.

wie kann das sein?

was ist mit den Speicherbausteinen die eine Adresse > 1000000% haben?